华为研发1.5微米粘结技术，2026年Kirin芯片实现3D堆栈架构

华为研发1.5微米粘结技术，2026年Kirin芯片实现3D堆栈架构

华为推进Hybrid Bonding技术，2026年Kirin芯片将采用1.5微米粘结 pitches的3D堆栈架构，下一代产品将迈向1微米水平。该技术相比TSMC当前6微米SoIC及Intel 9微米Foveros Direct，实现了16-36倍更高的互连密度，支持华为LogicFolding设计方案，通过更细粒度的die拆分优化路由并缩短关键路径。