华为逻辑折叠突破

华为逻辑折叠突破

华为提出名为 LogicFolding 的芯片物理层叠技术，通过在垂直堆叠的活性层间划分数字、模拟和存储电路，压缩翻转器之间的传播延迟。该技术旨在以时间而非晶体管尺寸衡量进展，目标在 2031 年实现等效 1.4 nm (14 Å) 工艺的晶体管密度，以超越台积电和英特尔的传统空间缩小策略为对比。