Huawei Tau Scaling 突破

Huawei Tau Scaling 突破

Huawei 提出 Tau Scaling / τ Scaling 设计方法，试图在美国出口管制和 EUV 工具受限的情况下，通过减少信号传输距离来提升芯片性能，而不只依赖更小制程。其方案包含 LogicFolding，把相关逻辑块折叠得更近，以缩短关键连线、降低电阻和寄生电容，并将这种“减少 τ 延迟”的思路扩展到晶体管、版图、架构、软件调度和系统互连。原文称 Huawei 已按这一思路量产了 381 颗芯片，未来高端芯片有望在 2031 年达到接近 14Å、即 1.4nm 级密度；对比目标方面，TSMC 和 Intel 预计在 2029 年左右推进类似物理节点。