华为 LogicFolding

华为 LogicFolding

华为发布名为“LogicFolding”的芯片设计思路，论文主张将芯片进步的衡量重点从“晶体管更小”转向“全机时延更少”，并提出 τ scaling 概念，把信号在长连线、存储路径、芯片间互连和软件通信中的延迟纳入统一优化目标。该方案通过将有协同关系的逻辑电路垂直堆叠，并用细间距 hybrid bonds 连接，以缩短信号路径、降低 critical path 延迟并提升同一制程节点下的性能。原文还称华为将其下一代 Kirin 手机芯片作为这一思路的首次完整测试，并提到其已按这一思路量产 381 颗芯片，未来高端芯片有望在不依赖传统工艺缩放的情况下达到 14Å、即 1.4nm 级密度，时间目标指向 2031 年；同时 TSMC 和 Intel 的类似物理节点目标被提到约在 2029 年。